　　本书本书共11章，分别是：数字逻辑概论，逻辑代数与硬件描述语言基础，逻辑门电路，组合逻辑电路，锁存器和触发器，时序逻辑电路，半导体存储器，CPLD和FPGA，脉冲波形的变换与产生，数模与模数转换器，数字系统设计基础。附录中列出EDA工具QuartusⅡ9.0简介，电气简图用图形符号——二进制逻辑单元（GB／T 4728.12—1996）简介，常用逻辑符号对照表。

作者简介

　　康华光，1925年8月出生于湖南衡山，现为华中科技大学教授、博士生导师。长期从事电子技术教学与生物医学工程研究。康华光教授1951年毕业于武汉大学电机工程学系并留校任教。1953年院系调整到华中科技大学（原华中工学院）工作至今。现任中国电子学会生物医学电子学分会委员。曾任国家教委高校工科电工课程教学指导委员会副主任兼电子技术课程教学指导小组组长。由康华光主编的《电子技术基础》（模拟、数字部分）；第1、2、3、4版（高等教育出版社，1979、1982、1988、1999年）曾先后于1988、1992、1996、2002年荣获四次奖励，含优秀教材奖、优秀教材特等奖、科技进步二等奖和优秀教材一等奖。主持研究的“优化电子技术基础课程建设”项目获1989年优秀教学研究成果奖。在科研方面，康华光教授主要从事交叉学科的研究，如生物医学信息的检测与分析以及细胞电生理研究。建立了国内个具有国际先进水平的细胞信使实验室。主持了多项科研课题，开展国内、国际交流与合作，成绩卓著。培养了博士、硕士生40余名。发表了多篇学术论文和专著《膜片钳技术及其应用》（科学出版社，2002年）。

内页插图

1 数字逻辑概论
1．1 数字信号与数字电路
1．1．1 数字技术的发展及其应用
1．1．2 数字集成电路的分类及特点
1．1．3 模拟信号和数字信号
1．1．4 数字信号的描述方法
1．2 数制
1．2．1 十进制
1．2．2 二进制
1．2．3 十一二进制之间的转换
1．2．4 十六进制和八进制
1．3 二进制数的算术运算
1．3．1 无符号二进制数的算术运算
1．3．2 带符号二进制数的减法运算
1．4 二进制代码
1．4．1 二-十进制码
1．4．2 格雷码
1．4．3 ASCⅡ码
1．5 二值逻辑变量与基本逻辑运算
1．6 逻辑函数及其表示方法
1．6．1 逻辑函数的几种表示方法
1．6．2 逻辑函数表示方法之间的转换
小结
习题

2 逻辑代数与硬件描述语言基础
2．1 逻辑代数的基本定律和规则
2．1．1 逻辑代数的基本定律和恒等式
2．1．2 逻辑代数的基本规则
2．2 逻辑函数表达式的形式
2．2．1 逻辑函数表达式的基本形式
2．2．2 最小项与最小项表达式
2．2．3 最大项与最大项表达式
2．3 逻辑函数的代数化简法
2．3．1 逻辑函数的最简形式
2．3．2 逻辑函数的代数化简法
2．4 逻辑函数的卡诺图化简法
2．4．1 用卡诺图表示逻辑函数
2．4．2 用卡诺图化简逻辑函数
2．5 硬件描述语言Verilog HDL基础
2．5．1 Verilog语言的基本语法规则
2．5．2 变量的数据类型
2．5．3 运算符及其优先级
2．5．4 Verilog内部的基本门级元件
2．5．5 Verilog程序的基本结构
2．5．6 逻辑功能的仿真与测试
小结
习题

3 逻辑门电路
3．1 逻辑门电路简介
3．1．1 各种逻辑门电路系列简介
3．1．2 开关电路
3．2 基本CMOS逻辑门电路
3．2．1 MOS管及其开关特性
3．2．2 CMOS反相器
3．2．3 其他基本CMOS逻辑门电路
3．2．4 CMOS传输门
3．3 CMOS逻辑门电路的不同输出结构及参数
3．3．1 CMOS逻辑门的保护和缓冲电路
3．3．2 CMOS漏极开路门和三态输出门电路
3．3．3 CMOS逻辑门电路的重要技术参数
3．4 类NMOS和BiCMOS逻辑门电路
3．4．1 类NMOS门电路
3．4．2 BiCMOS门电路
3．5 TTL逻辑门电路
3．5．1 BJT的开关特性
3．5．2 TTL反相器的基本电路
3．5．3 改进型TTL门电路——抗饱和TTL门电路
3．5．4 TTL系列门电路特性参数比较
3．6 ECL逻辑门电路
3．7 逻辑描述中的几个问题
3．7．1 正负逻辑问题
3．7．2 基本逻辑门的等效符号及其应用
3．8 逻辑门电路使用中的几个实际问题
3．8．1 各系列逻辑门电路之间的接口问题
3．8．2 逻辑门电路驱动其他负载时的接口
3．8．3 抗干扰措施
3．8．4 CMOS通用逻辑电路中的小尺寸逻辑和宽总线系列
3．9 用Verilog HDL描述CMOS门电路
3．9．1 CMOS门电路的Verilog建模
3．9．2 CMOS传输门电路的Verilog建模
小结
习题

4 组合逻辑电路
4．1 组合逻辑电路的分析
4．1．1 组合逻辑电路的定义
4．1．2 组合逻辑电路的分析方法
4．2 组合逻辑电路的设计
4．2．1 组合逻辑电路的设计过程
4．2．2 组合逻辑电路的优化实现
4．3 组合逻辑电路中的竞争-冒险
4．3．1 产生竞争-冒险的原因
4．3．2 消去竞争-冒险的方法
4．4 若干典型的组合逻辑电路
4．4．1 编码器
4．4．2 译码器／数据分配器
4．4．3 数据选择器
4．4．4 数值比较器
4．4．5 算术运算电路
4．5 组合可编程逻辑器件
4．5．1 PLD的结构、表示方法及分类
4．5．2 组合逻辑电路的PLD实现
4．6 用Verilog HDL描述组合逻辑电路
4．6．1 组合逻辑电路的行为级建模
4．6．2 分模块、分层次的电路设计
小结
习题

5 锁存器和触发器
5．1 基本双稳态电路
5．2 SR锁存器
5．2．1 基本SR锁存器
5．2．2 门控SR锁存器
5．3 D锁存器
5．3．1 D锁存器的电路结构
5．3．2 典型的D锁存器集成电路
5．3．3 D锁存器的动态特性
5．4 触发器的电路结构和工作原理
5．4．1 主从D触发器的电路结构和工作原理
5．4．2 典型的主从D触发器集成电路
5．4．3 主从D触发器的动态特性
5．4．4 其他电路结构的触发器
5．5 触发器的逻辑功能
5．5．1 D触发器
5．5．2 JK触发器
5．5．3 T触发器
5．5．4 SR触发器
5．5．5 D触发器逻辑功能的转换
5．6 用Verilog HDL描述锁存器和触发器
5．6．1 时序逻辑电路建模基础
5．6．2 锁存器和触发器的Verilog建模实例
小结
习题

6 时序逻辑电路
6．1 时序逻辑电路的基本概念
6．1．1 时序逻辑电路的基本结构与分类
6．1．2 时序逻辑电路功能的表达
6．2 同步时序逻辑电路的分析
6．2．1 分析同步时序逻辑电路的一般步骤
6．2．2 同步时序逻辑电路分析举例
6．3 同步时序逻辑电路的设计
6．3．1 设计同步时序逻辑电路的一般步骤
6．3．2 同步时序逻辑电路设计举例
6．3．3 同步时序逻辑电路中的时钟偏移
6．4 异步时序逻辑电路的分析
6．5 若干典型的时序逻辑电路
6．5．1 寄存器和移位寄存器
6．5．2 计数器
6．6 简单的时序可编程逻辑器件GAL
6．6．1 GAL的结构
6．6．2 GAL中的输出逻辑宏单元
6．6．3 GAL的结构控制字
6．7 用Verilog HDL描述时序逻辑电路
6．7．1 移位寄存器的Verilog建模
6．7．2 计数器的Verilog建模
6．7．3 状态图的Verilog建模
6．7．4 数字钟的Verilog建模
小结
习题

7 半导体存储器
7．1 只读存储器
7．1．1 ROM的基本结构
7．1．2 二维译码与存储阵列
7．1．3 可编程ROM
7．1．4 ROM读操作实例
7．1．5 ROM应用举例
7．2 随机存取存储器
7．2．1 SRAM
7．2．2 同步SRAM
7．2．3 DRAM
7．2．4 存储容量的扩展
7．2．5 RAM应用举例
小结
习题

8 CPLD和FPGA
8．1 复杂可编程逻辑器件（CPLD）简介
8．2 现场可编程门阵列（FPCA）
8．2．1 FPGA中编程实现逻辑功能的基本原理
8．2．2 FPGA的结构简介
8．3 可编程逻辑器件开发过程简介
8．4 用EDA技术和可编程器件的设计例题
小结
习题

9 脉冲波形的变换与产生
9．1 单稳态触发器
9．1．1 用门电路组成的单稳态触发器
9．1．2 集成单稳态触发器
9．1．3 单稳态触发器的应用
9．2 施密特触发器
9．2．1 用门电路组成的施密特触发器
9．2．2 集成施密特触发器
9．2．3 施密特触发器的应用
9．3 多谐振荡器
9．3．1 门电路组成的多谐振荡器
9．3．2 用施密特触发器构成多谐振荡器
9．3．3 石英晶体多谐振荡器
9．4 555定时器及其应用
9．4．1 555定时器
9．4．2 用555组成的施密特触发器
9．4．3 用555组成的单稳态触发器
9．4．4 用555组成的多谐振荡器
小结
习题

10 数模与模数转换器
10．1 D／A转换器
10．1．1 D／A转换器的输入／输出特性及其结构框图
10．1．2 D／A转换器的基本原理
10．1．3 倒T形电阻网络D／A转换器
10．1．4 权电流型D／A转换器
10．1．5 权电容网络D／A转换器
10．1．6 D／A转换器的输出方式
10．1．7 D／A转换器的主要技术指标
10．1．8 D／A转换器的应用
10．2 A／D转换器
10．2．1 A／D转换的一般工作过程
10．2．2 并行比较型A／D转换器
10．2．3 逐次比较型A／D转换器
10．2．4 双积分式A／D转换器
10．2．5 A／D转换器的主要技术指标
10．2．6 集成A／D转换器及其应用
小结
习题
……
11 数字系统设计基础
附录A EDA工具QuartusⅡ9．0简介
附录B 电气简图用图形符号——二进制逻辑单元（GB／T4728．12-1996）简介
附录C 常用逻辑符号对照表
部分习题答案
索引（汉英对照）
参考文献

前言/序言

　　《电子技术基础（模拟、数字）》，是电子电气类专业的技术基础课程教材，该套教材自1979年春由高等教育出版社出版发行以来，深受广大读者的欢迎。根据当前电子技术发展的新形势，在第五版的基础上，推陈出新。如今电子技术发展的现实是，MOSFETs器件在电子产品中已占统治地位。为了适应这一发展形势，新版教材大力加强了MOSFET的相关内容。现就模拟和数字两部分提出如下的修订思路。
　　一、模拟部分
　　1.运算放大器是模拟部分的核心内容。在第2章中，首先把它理想化，称之为理想运算放大器，实际的运放将在第7章（模拟集成电路）中讲述。这样的安排是为了让学生易于入门，分散难点，也为了让教师根据各专业的要求作相应的选择。讲完第2章后，即可在教师的指导下进行运放的基本实验，可使学生对该课程产生兴趣，并有初步的成就感。
　　2.由于半导体材料和器件制造工艺的进步，场效应管（MOSFETs）与双极结型三极管（BJTs）相比显示出新的优越性而获得较广泛的应用。考虑到历史和现实将第4、5两章写成相互独立的内容，教师可以自由选择其中任一章先讲，后讲的章节可以加快进度。
　　3.频率响应一章，除一般知识外，可就MOSFETs和BJTs的相关电路有选择性地讲述。例如重点介绍MOS管及共源放大电路的高低频响应，最后介绍扩展频带的方法。
　　4.模拟集成电路一章的内容丰富，可有选择性地讲述：MOSFETs和BJTs的相关电路。至于运算放大器，也可按同样方法处理。
　　5.反馈电子电路是电子电路的重要内容，通过大量的例题和习题以阐明负反馈的基本概念与分析方法，对反馈电路的稳定问题也作了简明分析。二、数字部分1.现代数字电路和系统基本上不再使用中规模集成芯片搭建，而是采用CPLD或：FPGA实现，甚至将系统集成在单一芯片上。其设计过程是将组合与时序单元电路作为基本模块由高层调用。因此，教材力求在弱化中规模集成芯片应用的同时，将组合与时序单元电路作为宏模型介绍。
　　2.便携设备的发展要求CMOS集成电路的电源电压越来越低，导致低电压、超低电压器件的广泛使用。教材加强了低电源电压器件及其接口内容介绍，同时削减了TTL系列的内容。
　　3.增加了CMOS通用电路中小尺寸逻辑与宽总线内容的介绍。小尺寸逻辑芯片是用来修改完善大规模集成芯片之间连线或外围电路的。与中规模器件相比，体积更小，速度更快。宽总线芯片是为满足计算机总线驱动而产生的。
　　4.为了便于学生掌握Verilog描述单元电路的方法，加强了Verilog描述组合及时序单元电路的例题。
　　5.当用指定器件实现电路设计时，力求成本低、速度快。介绍了EDA工具实现优化设计时，需要用到多乘积项的共用、提取公因子、函数分解等方法。
　　6.增加了时钟同步状态机的同步问题。当数字系统的结构复杂、工作速度快时，时钟同步问题也越来越突出。由时钟偏移等问题引起触发器误翻转会造成系统的误动作。因此要在设计上避免这类问题的出现。
　　在本版修订工作中，重新改编了例题、复习思考题和习题，以利读者深入理解教材内容。SPICE部分和Verilog语言部分的内容，供各校师生灵活选用。
　　参加本版模拟部分修订工作的有张林（第1、3、12章及附录A、B、C）、王岩（第2、7、11章）、陈大钦（第4、9、10章）、杨华（第5、6、8章）等。参加数字部分修订工作的有秦臻（第1、3、4、11章及附录B、c）、罗杰（第2章及附录A）、瞿安连（第5、6章）、张林（第7、8章）、彭容修（第9、10章）。康华光为主编，负责全书的策划、组织和定稿。陈大钦、张林为模拟部分的副主编；秦臻、张林为数字部分的副主编，协助主编工作。此外，张林还完成了模拟电路的SPICE分析；罗杰还完成了数字电路的Verilog语言描述。
　　电子技术基础是一门实践性很强的课程，与本教材配套的实验教材是由高等教育出版社出版的，陈大钦、罗杰主编的《电子技术基础实验》。
　　本书由哈尔滨工业大学蔡惟铮教授主审，参加审阅的还有王淑娟教授、杨春玲教授和王立欣教授。他们认真审阅了本书，提出了不少中肯的修改意见，在此表示衷心的感谢。第五版发行期间，承全国各兄弟院校师生给我们以鼓励，寄来了不少宝贵意见和建议，编者在此一并致以谢忱。
电子技术基础：数字部分（第六版）下载 mobi epub pdf txt 电子书格式