集成電路靜態時序分析與建模 下載 mobi epub pdf 電子書 2025

☆☆☆☆☆
簡體網頁||繁體網頁



下載連結1
下載連結2
下載連結3

類似圖書 點擊查看全場最低價

---

內容簡介

由於芯片尺寸的減小、集成度密集化的增強、電路設計復雜度的增加、電路性能要求的提高等因素，對芯片內的時序分析提齣瞭更高的要求。靜態時序分析是大規模集成電路設計中非常重要的一個環節，它能驗證設計在時序上的正確性，並決定設計是否能夠在要求的工作頻率下運行。本書由集成電路設計專業論壇www.icdream.com站長劉峰編著，共11章，基於廣度和深度兩個方麵來闡述整個CMOS集成電路靜態時序分析流程與時序建模技術，並通過實踐案例對技術應用進行更深入的講解，使初學者在靜態時序分析與建模兩方麵得到理論與實戰的雙重提高。本書適閤作為微電子與集成電路相關專業的研究生、本科生、職業技術類學生的教材和教輔書，也可作為電子、自控、通信、計算機類工程技術人員學習使用集成電路設計軟件和進修集成電路設計的專業技術參考書與工具書。

目錄

前　言
第1章　引論 1
1.1　集成電路發展史簡介 1
1.2　國內集成電路的發展現狀 2
1.3　國際集成電路的發展態勢 4
1.4　靜態時序分析技術 4
1.4.1　靜態時序分析簡介 4
1.4.2　靜態時序分析背景 4
1.4.3　靜態時序分析的優缺點 5
1.5　主流靜態時序分析與建模工具介紹 6
第2章　靜態時序分析的基礎知識 9
2.1　邏輯門單元 9
2.2　門單元的時序計算參數 10
2.3　時序單元相關約束 12
2.4　時序路徑 14
2.5　時鍾特性 17
2.6　時序弧 19
2.7　PVT環境 24
2.8　時序計算單位 28
第3章　單元庫時序模型 29
3.1　基本時序模型簡介 29
3.2　Synopsys工藝庫模型 33
3.3　延時計算模型 38
3.4　互連綫計算模型 45
3.4.1　互連綫計算模型 45
3.4.2　綫負載時序模型 47
3.5　引腳電容值的計算 49
3.6　功耗模型的計算 50
3.7　時序信息建模基本方法 51
第4章　時序信息庫文件 54
4.1　非綫性延時模型 54
4.1.1　庫組 54
4.1.2　因子 57
4.1.3　輸入電壓組 59
4.1.4　輸齣電壓組 59
4.1.5　功耗查找錶模闆組 59
4.1.6　操作條件組 60
4.1.7　綫負載組 60
4.1.8　延時查找錶模闆組 61
4.1.9　單元組 62
4.1.10　引腳組 64
4.1.11　觸發器組 67
4.1.12　邏輯狀態錶組 68
4.1.13　電源引腳組 69
4.1.14　延時組 69
4.1.15　單元上拉延時組 70
4.1.16　單元下拉延時組 71
4.1.17　上拉轉換組 71
4.1.18　下拉轉換組 72
4.1.19　上拉約束組 72
4.1.20　下拉約束組 73
4.1.21　內部功耗組 73
4.1.22　啞閾漏流功耗組 74
4.2　復閤電流源延時模型 75
4.2.1　輸齣電流查找錶模闆組 75
4.2.2　輸齣上拉電流組 75
4.2.3　輸齣下拉電流組 76
4.2.4　嚮量組 76
4.2.5　接收電容組 77
第5章　靜態時序分析的基本方法 79
5.1　時序圖 79
5.2　時序分析策略 80
5.3　時序路徑延時計算方法 81
5.4　時序路徑的分析方法 83
5.5　時序路徑分析模式 88
5.5.1　單一分析模式 90
5.5.2　最好-最壞分析模式 91
5.5.3　芯片變化相關分析模式 94
5.6　時序減免 96
5.7　其他芯片變化相關分析模式 98
5.8　時鍾路徑悲觀移除 103
5.9　時序優化 105
第6章　時序約束 107
6.1　時鍾約束 107
6.1.1　創建時鍾 107
6.1.2　生成時鍾 111
6.1.3　虛擬時鍾 114
6.1.4　最小時鍾脈寬 116
6.2　I/O延時約束 117
6.3　I/O環境建模約束 119
6.4　時序例外 121
6.5　恒定狀態約束 125
6.6　屏蔽時序弧 126
6.7　時序設計規則約束 127
第7章　串擾噪聲 129
7.1　噪聲的定義 129
7.2　噪聲的來源 130
7.3　噪聲惡化的原因 133
7.4　噪聲的體現形式 134
7.5　噪聲相互作用形式 135
7.6　NLDM噪聲模型的計算 136
7.7　噪聲延時計算方法 141
7.8　時間窗口 143
7.9　優化噪聲的物理方法 145
7.10　CCS噪聲模型 148
第8章　單元時序建模實戰 153
8.1　時序信息提取實現 153
8.1.1　時序信息特徵化實現流程 153
8.1.2　時序信息特徵化數據準備 154
8.1.3　標準單元時序信息提取 158
8.2　SiliconSmart工具的使用流程簡介 162
8.3　時序信息提取內容 163
第9章　靜態時序分析實戰（ETS篇） 170
9.1　靜態時序分析的基本流程 170
9.2　建立靜態時序分析的工作環境 171
9.3　靜態時序分析實現 174
9.3.1　建立時間分析 174
9.3.2　保持時間分析 192
9.3.3　時序設計規則分析 201
9.3.4　時序違反修復 204
第10章　Tcl腳本編程 207
10.1　Tcl語法 207
10.1.1　命令格式 207
10.1.2　替換 209
10.1.3　雙引號和花括號 211
10.1.4　注釋 211
10.2　數據結構 212
10.2.1　簡單變量 212
10.2.2　數組 212
10.3　錶達式 212
10.3.1　操作數 213
10.3.2　運算符和優先級 213
10.3.3　數學函數 214
10.3.4　列錶集閤 215
10.4　控製流 219
10.4.1　if命令 219
10.4.2　循環命令 220
10.5　eval命令 223
10.6　source命令 223
10.7　過程 223
10.7.1　過程定義和返迴值 224
10.7.2　局部變量和全局變量 224
10.7.3　默認參數和可變個數參數 225
10.8　引用 226
10.9　字符串操作 228
10.10　文件訪問 234
10.10.1　文件名 234
10.10.2　基本文件輸入/輸齣命令 234
第11章　Tcl腳本編程應用實例（PT篇） 237
11.1　get_failing_paths_high_slew 237
11.2　get_interclock_skew 241
11.3　report_unclocked 244
11.4　get_buffers 248
11.5　get_ports_edge_sense 255
11.6　report_clock_endpoint_skew 260
11.7　report_violations 264
11.8　eco_fix_violations 271
附錄 290
參考文獻313

前言/序言

在當今信息化的社會中，集成電路已成為各行各業實現信息化、智能化的基礎。無論是軍用還是民用，它都起著不可替代的作用。集成電路産業是全球範圍內的核心高科技産業之一，具有戰略性和市場性雙重特性。在國防和國傢安全領域，集成電路起著維護國傢利益、捍衛國傢主權安全的關鍵作用；在經濟建設和增強綜閤國力的過程中，集成電路又是核心競爭力的具體錶現。自20世紀中期以來，集成電路産業遵循摩爾定律飛速發展。集成電路産業的興起奠定瞭現代信息技術的基礎，現代信息技術正在迅速地改變世界及人們的生活方式，沒有半導體技術及集成電路突飛猛進的發展，就沒有信息技術日新月異的變化。
集成電路靜態時序分析與建模技術是集成電路設計中的關鍵技術，高性能級芯片都需要先進的靜態時序分析與建模技術來支撐。
全書共11章，其中靜態時序分析與建模的詳細內容通過第2～11章進行講解。
第1章　引論簡單介紹集成電路發展狀態和重要性，使讀者對集成電路行業有初步瞭解。同時，簡單介紹業界主流的靜態時序分析與建模的設計工具，使讀者對靜態時序有更廣闊的視野。
第2章　靜態時序分析的基礎知識隨著芯片尺寸的減小、集成度密集化的增強、電路設計復雜度的增加、電路性能要求的提高等，對芯片內的時序分析提齣瞭更高的要求。靜態時序分析是大規模集成電路設計中非常重要的一個方麵，想熟練掌握靜態時序分析，需要從掌握基本的時序分析概念開始。因此，這一章嚮讀者介紹靜態時序分析的基本知識。
第3章　單元庫時序模型在時序分析過程中，對一個復雜芯片中的每一個模塊，不論是簡單的標準單元（如NAND、NOR等），還是復雜的定製化設計模塊（如RAM或處理器核），都需要有一個時序模型。因此，這一章嚮讀者介紹單元庫時序模型的基本理論。
第4章　時序信息庫文件時序信息庫文件中記錄著邏輯門延時、輸齣信號轉換延時和功耗等信息，這些信息在時序分析時被調用，以計算電路延時值和功耗值。時序文件的內容主要由庫組、屬性和因子等組成。因此，這一章嚮讀者介紹時序信息庫文件中的主要基本理論。
第5章　靜態時序分析的基本方法時序分析的目的是驗證設計是否符閤規定時序約束下的性能要求，同時設計者基於時序分析的結果，決定如何在不滿足時序要求的情況下進行時序性能改進。為瞭熟練地通過時序分析結果找到關鍵的時序違反路徑並進行優化，就必須瞭解時序分析的基本方法。因此，這一章嚮讀者介紹靜態時序分析的基本方法。
第6章　時序約束靜態時序分析工具以時序約束作為判斷設計中的時序是否滿足設計要求的標準，因此設計者需要提供正確的時序約束信息，以便靜態時序分析工具輸齣正確的時序報告。通過SDC可以使用簡單而又直接的方法來描述未來設計中芯片工作時所預期的時序約束，SDC的格式也是一種業界標準。因此，這一章嚮讀者介紹主要的時序約束理論知識。
第7章　串擾噪聲集成電路進入超深亞微米設計後，串擾噪聲已經成為影響芯片功能和性能的重要原因之一，因此閤理解決串擾噪聲帶來的不利影響是當前集成電路設計必須麵對的越來越重要的問題。因此，這一章嚮讀者介紹時序分析中串擾噪聲的基本理論和相關的分析技術。
第8章　單元時序建模實戰原理圖和版圖設計完成後，時序分析工具需要讀取該設計的時序信息，如綜閤工具需要知道模塊的邏輯功能、單元實際的輸入負載電容、不同輸入斜率和輸齣負載情況下單元的延時與功耗，以及單元的麵積等，單元時序信息特徵化就是用模擬仿真器來提取設計模塊有關以上信息的過程。通過時序信息特徵化來提供設計模塊的時序數據，以供多種時序分析工具使用。因此，這一章嚮讀者介紹標準單元特徵化設計在實際工程應用中的基本設計技術。
第9章　靜態時序分析實戰（ETS篇）這一章基於OpenSparcT1裏浮點計算單元部件的設計流程來講解靜態時序分析過程，嚮讀者介紹靜態時序分析在實際工程應用中的基本設計技術。
第10章　Tcl腳本編程在靜態時序分析中，可以通過編程的手段來達到提高工作效率和質量的目的，時序分析工具都提供Tcl編程接口。這一章嚮讀者介紹Tcl腳本編程的基本理論。
第11章　Tcl腳本編程應用實例（PT篇）本章將基於Synopsys公司的PrimeTime工具來講解靜態時序分析中的Tcl腳本應用實例，通過8個Tcl腳本實例由淺入深地講解如何編寫實用的Tcl腳本，從而使讀者具備通過編寫Tcl腳本提高工作效率和編程質量的基本能力。
緻謝在此要感謝所有對本書的創作和修改做齣貢獻的人。
非常感謝我的導師張民選教授和李少青研究員傳授給我集成電路設計知識。
非常感謝icdream論壇版主吳占托先生為本書實戰素材的運行環境提供的大力支持。
非常感謝機械工業齣版社對本書齣版給予的大力支持。
集成電路設計領域的研究發展迅速，對於許多問題，作者並未做深入研究，一些有價值的新內容也不能及時收入本書，加上作者知識水平和實踐經驗有限，書中難免存在不足之處，敬請讀者批評指正。
集成電路靜態時序分析與建模 下載 mobi epub pdf txt 電子書 格式

評分☆☆☆☆☆

書不錯

評分☆☆☆☆☆

搞活動買的，工作上有需要用到。號

評分☆☆☆☆☆

不錯?

評分☆☆☆☆☆

嗬嗬嗬誒嗬嗬嗬嗬嗬各地嗬嗬嗬

評分☆☆☆☆☆

………………………

評分☆☆☆☆☆

送貨速度快，但是外包裝實在是差

評分☆☆☆☆☆

很好.............

評分☆☆☆☆☆

不錯，送貨的速度很快。

評分☆☆☆☆☆

寫的很詳細，無論模擬還是數字都可以看看

類似圖書 點擊查看全場最低價