正版基于Cadence Allegro的FPGA高速板卡设计下载 mobi epub pdf 电子书 2024

☆☆☆☆☆
简体网页||繁体网页

深圳市英达维诺电路科技有限公司著

下载链接在页面底部

点击这里下载

facebook linkedin mastodon messenger pinterest reddit telegram twitter viber vkontakte whatsapp 复制链接

想要找书就要到图书大百科

book.qciss.net

立刻按 ctrl+D收藏本页

你会得到大惊喜!!

发表于2024-05-29

类似图书点击查看全场最低价

图书介绍

店铺：易宝易砚图书专营店

出版社：电子工业出版社

ISBN：9787121341120

商品编码：29743480856

包装：平装-胶订

出版时间：2018-05-01

图书描述

图书基本信息
图书名称	基于Cadence Allegro的FPGA高速板卡设计
作者	深圳市英达维诺电路科技有限公司
定价	79.00元
出版社	电子工业出版社
ISBN	9787121341120
出版日期	2018-05-01
字数
页码
版次	1
装帧	平装-胶订
开本	16开
商品重量	0.4Kg

内容简介

本书以Cadence公司目前的主流版本Allegro16.6工具为基础，详细介绍了基于FPGA的高速板卡PCB设计的整个流程。其中的设计方法和设计技巧更是结合了笔者多年的设计经验。全书共18章，主要内容除了介绍软件的一些基本操作和技巧外，还包括高速PCB设计的精华内容，如层叠阻抗设计、高速串行信号的处理、射频信号的PCB设计、PCIe的基础知识及其金手指的设计要求，特别是在规则设置方面结合案例做了具体的分析和讲解。本书结合具体的案例展开，其内容旨在告诉读者如何去做项目，每个流程阶段的设计方法是怎样的，哪些东西该引起我们的注意和重视，一些重要的模块该如何去处理等。结合实际的案例，配合大量的图表示意，并配备实际操作视频，力图针对该板卡案例，以*直接、简单的方式，让读者更快地掌握其中的设计方法和技巧，因此实用性和专业性非常强。书中的技术问题及后期推出的一系列增值视频，会通过论坛（.dodopcb.)进行交流和公布，读者可交流与下载。

作者简介

深圳市英达维诺电路科技有限公司成立于2016年5月，专注于硬件研发、高速PCB设计、SI\PI仿真、EMC设计整改、企业培训、PCB制板、SMT贴装等服务。公司骨干设计团队具有10年以上研发经验，具有系统设计、EMC、SI及DFM等成功设计经验。超过2000款高速PCB设计项目，贴近客户需求，以客户满意为工作准则。公司愿景：成为中国的硬件外包设计服务商！战略定位：联合后端制造资源，倾力打造业务高度集中的专才型企业，为客户提供专业精品服务。

目录
1.1 OrCAD导出Allegro网表
1.2 Allegro 导入OrCAD网表前的准备
1.3 Allegro导入OrCAD网表
1.4 放置元器件
1.5 OrCAD导出Allegro网表常见错误解决方法
1.5.1 位号重复
1.5.2 未分配封装
1.5.3 同一个Symbol中出现Pin Number重复
1.5.4 同一个Symbol中出现Pin Name重复
1.5.5 封装名包含非法字符
1.5.6 元器件缺少Pin Number
1.6 Allegro导入OrCAD网表常见错误解决方法
1.6.1 导入的路径没有文件
1.6.2 找不到元器件封装
1.6.3 缺少封装焊盘
1.6.4 网表与封装引脚号不匹配
第2章 LP Wizard和Allegro创建封装
2.1 LP Wizard的安装和启动
2.2 LP Wizard软件设置
2.3 Allegro软件设置
2.4 运用LP Wizard制作SOP8封装
2.5 运用LP Wizard制作QFN封装
2.6 运用LP Wizard制作BGA封装
2.7 运用LP Wizard制作Header封装
2.8 Allegro元件封装制作流程
2.9 导出元件库
2.10 PCB上更新元件封装
第3章快捷键设置
3.1 环境变量
3.2 查看当前快捷键设置
3.3 Script的录制与快捷键的添加
3.4 快捷键的常用设置方法
3.5 skill的使用
3.6 Stroke录制与使用
第4章 Allegro设计环境及常用操作设置
4.1 User Preference常用操作设置
4.2 Design Parameter Editor参数设置
4.2.1 Display选项卡设置讲解
4.2.2 Design选项卡设置讲解
4.3 格点的设置
4.3.1 格点设置的基本原则
4.3.2 Allegro格点的设置方法及技巧
第5章结构
5.1 手工绘制板框
5.2 导入DXF文件
5.3 重叠顶、底层DXF文件
5.4 将DXF中的文字导入到Allegro
5.5 Logo导入Allegro
5.6 闭合的DXF转换成板框
5.7 不闭合的DXF转换成板框
5.8 导出DXF结构图
第6章布局
6.1 Allegro布局常用操作
6.2 飞线的使用方法和技巧
6.3 布局的工艺要求
6.3.1 特殊元件的布局
6.3.2 通孔元件的间距要求
6.3.3 压接元件的工艺要求
6.3.4 相同模块的布局
6.3.5 PCB板辅助边与布局
6.3.6 辅助边与母板的连接方式：V-CUT和邮票孔
6.4 布局的基本顺序
6.4.1 整板禁布区的绘制
6.4.2 交互式布局
6.4.3 结构件的定位
6.4.4 整板信号流向规划
6.4.5 模块化布局
6.4.6 主要关键芯片的布局规划
第7章层叠阻抗设计
7.1 PCB板材的基础知识
7.1.1 覆铜板的定义及结构
7.1.2 铜箔的定义、分类及特点
7.1.3 PCB板材的分类
7.1.4 半固化片（prepreg或pp）的工艺原理
7.1.5 pp（半固化片）的特性
7.1.6 pp（半固化片）的主要功能
7.1.7 基材常见的性能指标
7.1.8 pp（半固化片）的规格
7.1.9 pp压合厚度的计算说明
7.1.10 多层板压合后理论厚度计算说明
7.2 阻抗计算（以一个8层板为例）
7.2.1 微带线阻抗计算
7.2.2 带状线阻抗计算
7.2.3 共面波导阻抗计算
7.2.4 阻抗计算的注意事项
7.3 层叠设计
7.3.1 层叠和阻抗设计的几个阶段
7.3.2 PCB层叠方案需要考虑的因素
7.3.3 层叠设置的常见问题
7.3.4 层叠设置的基本原则
7.3.5 什么是假8层
7.3.6 如何避免假8层
7.4 fpga高速板层叠阻抗设计
7.4.1 生益的S1000-2板材参数介绍
7.4.2 fpga板层叠确定
7.4.3 Cross Section界面介绍
7.4.4 12层板常规层压结构
7.4.5 PCIe板卡各层铜厚、芯板及pp厚度确定
7.4.6 阻抗计算及各层阻抗线宽确定
第8章电源地处理
8.1 电源地处理的基本原则
8.1.1 载流能力
8.1.2 电源通道和滤波
8.1.3 直流压降
8.1.4 参考平面
8.1.5 其他要求
8.2 电源地平面分割
8.2.1 电源地负片铜皮处理
8.2.2 电源地正片铜皮处理
8.3 常规电源的种类介绍及各自的设计方法
8.3.1 电源的种类
8.3.2 POE电源介绍及设计方法
8.3.3 48V电源介绍及设计方法
8.3.4 开关电源的设计
8.3.5 线性电源的设计
第9章高速板卡PCB整板规则设置
9.1 整板信号的分类
9.1.1 电源地类
9.1.2 关键信号类（时钟、复位）
9.1.3 50Ω射频信号类
9.1.4 75Ω阻抗线类
9.1.5 100Ω差分信号分类
9.1.6 85Ω差分信号分类
9.1.7 总线的分类
9.2 物理类规则的建立
9.2.1 单端物理约束需要设置的几个参数讲解
9.2.2 Default/50Ω单端信号类规则建立
9.2.3 电源地类规则建立
9.2.4 50Ω单端射频信号类规则建立
9.2.5 75Ω单端信号类规则建立
9.2.6 100Ω差分信号类规则建立
9.2.7 85Ω差分信号类规则建立
9.2.8 1.0BGA的物理区域规则建立
9.2.9 0.8BGA的物理区域规则建立
9.2.1 过孔参数的设置
9.3 物理类规则分配
9.3.1 电源地类规则分配
9.3.2 50Ω单端射频信号类规则分配
9.3.3 75Ω单端信号类规则分配
9.3.4 100Ω差分信号类规则分配
9.3.5 85Ω差分信号类规则分配
9.3.6 1.0BGA的物理区域规则的分配和用法
9.4 间距规则设置
9.4.1 Spacing约束的Default参数设置
9.4.2 关键信号（时钟、复位）的Spacing类规则设置
9.4.3 差分信号的Spacing类规则设置
9.4.4 RF信号的Spacing类规则设置
9.4.5 1.0BGA的Spacing类规则设置
9.4.6 0.8BGA的Spacing类规则设置
9.4.7 同网络名间距规则设置
9.5 间距类规则分配
9.6 等长规则设置
0章布线
10.1 Allegro布线的常用基本操作
10.1.1 Add Connect指令选项卡详解
10.1.2 Working Layers的用法
10.1.3 Add Connect右键菜单常正版基于Cadence Allegro的FPGA高速板卡设计下载 mobi epub pdf txt 电子书格式