Cadence高速电路板设计与仿真(第5版)——原理图与PCB设计 下载 mobi epub pdf 电子书 2024

基本信息

书名：Cadence高速电路板设计与仿真(第5版)——原理图与PCB设计

定价：88.0元

作者：周润景著

出版社：电子工业出版社

出版日期：2015-04-01

ISBN：9787121250491

字数：736000

页码：

版次：5

装帧：平装

开本：16开

商品重量：0.4kg

编辑推荐

Cadence高速电路板设计与仿真经典力作

内容提要

本书以Cadence Allegro SPB 16.6为基础，从设计实践的角度出发，以具体电路的PCB设计流程为顺序，深入浅出地详尽讲解元器件建库、原理图设计、布局、布线、规则设置、报告检查、底片文件输出、后处理等PCB设计的全过程。本书的内容主要包括原理图输入及元器件数据集成管理环境的使用、中心库的开发、PCB设计工具的使用，以及后期电路设计处理需要掌握的各项技能等。

目录

作者介绍

周润景教授，IEEE/EMBS会员，中国电子学会高级会员，航空协会会员，主要研究方向是高速数字系统的信号与电源完整性联合设计与优化，具有丰富的数字电路、传感器与检测技术、模式识别、控制工程、EDA技术等课程的教学经验。

文摘

序言

序 言
Allegro PCB产品是Cadence公司在PCB设计领域的旗舰产品，因其功能强大、易学易用，得到了广大电子工程师的厚爱。
Allegro PCB产品涵盖了完整的PCB设计流程，包括电路图输入，PCB编辑及布线，PCB板级系统电源完整性及信号完整性分析，PCB设计制造分析，以及PCB制造输出等。
电子工程领域的PCB设计有难、有易，Cadence公司为了适应不同的市场需求，分别提供如下几个集成的、从前端到后端的Allegro PCB设计解决方案，帮助用户应对不同设计的要求。
Allegro Orcad系列：满足主流用户PCB设计要求。
Allegro L系列：适用于对成本敏感的小规模到中等规模的团队，同时具有随着工艺复杂度增加而伸缩的灵活性。
Allegro XL/GXL：满足先进的高速、约束驱动的PCB设计，依托Allegro具有鲜明特点的约束管理器管理解决方案，能够跨设计流程同步管理电气约束，如同一个无缝的过程。
面对日益复杂的高速PCB设计要求，Cadence公司的上述产品包提供的都是一个统一且集成的设计环境，能够让电子工程师从设计周期开始到布线持续解决高速电路设计问题，以提高电子工程师的设计效率。
由于Allegro PCB软件功能强大，本书的作者周润景教授总结了多年的Allegro平台工具教学和使用心得，在结合《Cadence高速电路板设计与仿真》前4版经验的基础上，特意将Allegro PCB拆分成两本书来写，即《Cadence高速电路板设计与仿真（第5版）——原理图与PCB设计》和《Cadence高速电路板设计与仿真（第5版）——信号与电源完整性分析》，以满足不同层级读者的需要。这两本书分别以PCB物理设计及PCB分析为出发点，围绕Allegro PCB这个集成的设计环境，按照PCB新的设计流程，通俗易懂地讲解利用Allegro PCB软件实现高速电路设计的方法和技巧。
作为Cadence Allegro/Orcad在中国的合作伙伴，我向各位读者推荐此书作为学习Allegro/Orcad的桌面参考书。

北京迪浩永辉技术有限公司技术经理 王鹏


前 言
随着工程技术的电子化、集成化和系统化的迅速发展，电路设计已经进入一个全新的时代，尤其是高速电路设计已成为电子工程技术发展的主流，而Cadence以其强大的功能和高级的绘图效果，逐渐成为PCB设计行业中的主导软件。Cadence完善的集成设计系统和强大的功能符合高速电路设计速度快、容量大、精度高等要求，使它成为PCB设计方面的代表。本书以Cadence公司新发布的 Allegro SPB 16.6作为开发平台，以实际案例贯穿整个PCB设计开发的全过程，设计思路清晰，更加具有应用性。
新版Cadence软件在使用制程方面的全新优化和增强，可以使读者在原有基础上进一步提高设计的稳定性，缩短开发周期，完善系统的综合性能。
Allegro SPB 16.6中的新技术包括：
Allegro SPB 16.6的Pspice支持多核（超过4核），因而在仿真速度方面高可提升4倍。加强了与用户互动的功能，可通过云存储将设计放到云端。此外，在Team Design、小型化等方面都有很好的改进。
Allegro SPB 16.6产品线的新功能有助于嵌入式双面及垂直部件的小型化改良，改进时序敏感型物理实现与验证，加快时序闭合，并改进ECAD和机械化CAD（MCAD）协同设计——这些对加快多功能电子产品的开发至关重要。
Allegro SPB 16.6通过自动交互延迟调整（AiDT）加快时序敏感型物理实现。自动交互延迟调整可缩短时间，满足高级标准界面的时序约束，如DDR3等，缩短的程度可达30%～50%。AiDT可帮助用户逐个界面地迅速调整关键高速信号的时间，或将其应用于字节通道级，将PCB上的线路调整时间从数日缩短到几个小时。
本书共18章，其中，王洪艳编写了章～第4章，并对书中的例子做了全面的验证；第5章～8章由周润景编写。全书由周润景负责统稿。参加本书编写的还有姜攀、托亚、贾雯、张龙龙、刘晓霞、姜晓黎、何茹、蒋诗俊、张晨、张红敏、张丽敏、周敬、宋志清。
本书的出版得到了北京迪浩永辉科技公司执行董事黄胜利先生、技术经理王鹏先生和电子工业出版社张剑先生的大力支持，也有很多读者提出了宝贵的意见，在此一并表示衷心的感谢！
同时，本书的出版得到了国家自然科学基金项目“高速数字系统的信号与电源完整性联合分析及优化设计”（项目批准号：61161001）的资助。
为便于读者阅读、学习，特提供本书实例下载资源，请访问yydz.phei.. 网站，到“资源下载”栏目下载。
由于Cadence公司的PCB工具性能非常强大，不可能通过一本书完成内容的详尽介绍，加上时间与水平有限，因此书中难免有不妥之处，还望广大读者批评指正。

编著者