正版新書--3D集成電路設計 EDA、設計和微體係結構 謝源等 機械工業齣版社 下載 mobi epub pdf 電子書 2024

基本信息

書名：3D集成電路設計 EDA、設計和微體係結構

定價：79.00元

作者：謝源等

齣版社：機械工業齣版社

齣版日期：2016-03-01

ISBN：9787111526056

字數：

頁碼：

版次：1

裝幀：平裝

開本：16開

商品重量：0.4kg

編輯推薦

本書是3D設計領域的綜述，重點在於使3D技術被采納的EDA工具和算法，實施架構和在未來的、潛在的3D係統設計。本書旨在為讀者提供全麵的認識，主要介紹瞭以下內容：?3D 集成電路技術是一種有效的設計方法，使得芯片工業能夠沿著性能提高的道路繼續發展。?3D集成電路技術的工藝介紹。?3D集成電路技術麵臨的特殊的關於EDA的挑戰，以及解決方法和實踐。?使用3D技術的優勢。?架構和係統級設計問題。?3D集成電路設計的成本。

內容提要

本書全麵地介紹瞭3D集成電路設計相關的前沿技術，章節之間有側重也有聯係。章首先通過處理器與存儲器速度差異造成的訪問速度問題，引入瞭3D集成電路産生的原因和存在的問題。第2章介紹瞭3D集成電路製造相關的基本工藝問題。針對3D集成電路遠比平麵集成電路嚴重的散熱問題，在第3章總結瞭相關的熱分析和電源傳輸設計方法，簡述瞭解決相關瓶頸問題的方案。隨後，本書走嚮設計層麵，在第4章介紹瞭帶有2D塊和3D塊的3D布局規劃算法。在第5章介紹瞭幾種基於熱分析的3D全局布局技術，並通過實驗結果比較瞭多種3D布局技術。第6章針對的是3D集成電路的布綫，介紹瞭基於熱分析的3D布綫和熱通孔插入技術。第7章介紹瞭重排傳統的2D微處理器模塊的方法，對不同設計技術、方法進行瞭討論。接下來，本書繼續提升設計層次，在第8章討論瞭3DNoC的設計，包括多種網絡拓撲結構和3D片上路由器設計。第9章介紹瞭高能效服務器設計的3D架構研究。0章對3D集成電路技術潛在的成本優勢進行瞭係統級分析與設計探索。

目錄

目 錄譯者序原書序原書前言章 介紹 1 參考文獻 11 第2章 3D集成電路工藝考量 12 2.1 介紹 12 2.2 背景:3D集成技術的初期需求 13 2.3 影響3D設計藝術狀態的工藝因素 14 2.3.1 各層的堆疊方嚮:正麵對背麵與正麵對正麵 14 2.3.2 層間對準:層間互連誤差 15 2.3.3 鍵閤界麵設計 17 2.3.4 矽通孔維度:設計點選擇 19 2.3.5 通孔工藝集成和通孔類型的重新分類 21 2.4 總結 23 參考文獻 24 第3章 三維 （3D） 芯片的熱和電源傳輸挑戰 26 3.1 介紹 26 3.2 三維集成電路中的熱問題 27 3.2.1 熱PDE 27 3.2.2 穩態熱分析算法 28 3.2.3 有限元法（FEM） 30 3.2.4 三維電路熱優化 33 3.3 三維芯片中的電源傳輸 34 3.3.1 電源傳輸基礎 34 3.3.2 三維芯片電源傳輸:模型和挑戰 35 3.3.3 控製PSN噪聲的設計技術 39 3.3.4 控製PSN噪聲的CAD技術 43 3.4 結論 46 參考文獻 46 第4章 熱敏感3D布局規劃 50 4.1 介紹 50 4.2 問題說明 51 4.2.1 含二維塊的三維布局規劃 51 4.2.2 含三維塊的三維布局規劃 52 4.3 含二維塊的三維布局規劃錶示法 53 4.3.1 二維錶示法的基本錶示 53 4.3.2 不同錶示法的分析 57 4.4 含三維塊的三維布局規劃錶示法 61 4.4.1 三維切片樹 61 4.4.2 三維CBL 61 4.4.3 三元序列 63 4.4.4 多種錶示法的分析 65 4.5 優化技術 66 4.5.1 模擬退火 66 4.5.2 基於SA的含二維塊的三維布局規劃 66 4.5.3 基於SA的含三維塊的三維布局規劃 68 4.5.4 解析方法 70 4.6 多種三維布局規劃技術的影響 72 4.6.1 含二維塊的三維布局規劃影響 72 4.6.2 含三維塊的三維布局規劃的影響 74 4.7 總結和結論 76 附錄 摺疊3D元件設計 77 參考文獻 80 第5章 熱敏感三維 （3D） 布局 83 5.1 介紹 83 5.1.1 問題建模 83 5.1.2 現有三維布局技術總覽 85 5.2 基於分塊的技術 86 5.3 二次均勻建模技術 88 5.3.1 綫網長度目標函數 89 5.3.2 單元排布成本函數 90 5.3.3 熱分布成本函數 91 5.4 多層布局技術 92 5.4.1 三維布局流程 92 5.4.2 解析布局引擎 92 5.4.3 多層架構 96 5.5 基於變換的技術 97 5.5.1 本地堆疊轉換方法 98 5.5.2 摺疊轉換方法 98 5.5.3 基於窗口的堆疊/摺疊轉換方法 99 5.6 閤法化和詳細布局技術 100 5.6.1 粗閤法化 100 5.6.2 詳細閤法化 101 5.6.3 通過R圖的層指定 103 5.7 三維布局流程 104 5.8 多種三維布局技術的影響 104 5.8.1 綫網長度和TSV數目的摺中 105 5.8.2 熱優化的影響 110 5.9 三維布局對綫網長度和中繼器使用的影響 111 5.9.1 二維/三維布局器和中繼器估計 112 5.9.2 實驗設置和結果 112 5.10 總結和結論 114 參考文獻 115 第6章 三維 （3D） 集成電路中的熱通孔插入和熱敏感布綫 118 6.1 介紹 118 6.2 熱通孔 118 6.3 把熱通孔插入到布局後的設計 120 6.4 布綫算法 123 6.4.1 多層方式 124 6.4.2 使用綫性編程的兩段方法 126 6.5 結論 129 參考文獻 129 第7章 三維 （3D） 微處理器設計 131 7.1 介紹 131 7.2 堆疊完整模塊 132 7.2.1 三維堆疊式緩存 132 7.2.2 可選功能 135 7.2.3 係統級集成 139 7.3 堆疊功能單元模塊 139 7.3.1 移除互連綫 139 7.3.2 對矽通孔的要求 141 7.3.3 設計局限問題 142 7.4 拆分功能單元模塊 143 7.4.1 三維緩存結構的摺中 143 7.4.2 運算單元的三維分拆 148 7.4.3 三維加法器 148 7.4.4 接口單元 150 7.5 結論 151 參考文獻 153 第8章 三維 （3D） 片上網絡架構 155 8.1 介紹 155 8.2 片上網絡的簡要介紹 156 8.2.1 NoC拓撲 156 8.2.2 NoC路由設計 158 8.2.3 NoC設計的更多信息 158 8.3 三維NoC架構 159 8.3.1 對稱的NoC路由設計 159 8.3.2 三維（3D）NoC總綫混閤路由設計 161 8.3.3 真三維（3D）路由設計 162 8.3.4 按維度分解NoC路由設計 164 8.3.5 多層三維NoC路由設計 164 8.3.6 三維NoC拓撲設計 165 8.3.7 三維工藝對NoC設計的影響 166 8.4 使用三維NoC架構的多處理器芯片設計 166 8.4.1 三維二級緩存在CMP架構上的堆疊 167 8.4.2 dTDMA總綫作為通信支柱 168 8.4.3 三維（3D）NoC總綫混閤路由架構 169 8.4.4 處理器和二級緩存組織 170 8.4.5 緩存管理策略 170 8.4.6 方法學 172 8.4.7 結果 173 8.5 結論 176 參考文獻 176 第9章 PicoServer:使用三維 （3D） 堆疊技術建立能源效率服務器 179 9.1 介紹 179 9.2 背景 182 9.2.1 服務器平颱 182 9.2.2 三維堆疊技術 184 9.2.3 DRAM技術 186 9.3 方法 186 9.3.1 仿真研究 186 9.3.2 估算功率及麵積 189 9.4 PicoSever架構 191 9.4.1 核心架構和多綫程的影響 192 9.4.2 寬共享總綫架構 193 9.4.3 片上DRAM架構 194 9.4.4 一個CMP架構的多NIC需求 198 9.4.5 在三維堆疊中的熱考慮 198 9.4.6 將閃存集成到PicoServer的影響 200 9.5 結果 205 9.5.1 整體錶現 205 9.5.2 總體功率 208 9.5.3 能源效率的帕纍托（Pareto）圖 209 9.6 結論 212 參考文獻 212 0章 係統級三維 （3D） 集成電路成本分析與設計探索 216 10.1 介紹 216 10.2 三維集成電路的早期設計評估 217 10.2.1 “蘭特規則”的初探 217 10.2.2 芯片麵積和金屬層估計 218 10.2.3 TSV技術的影響 219 10.3 三維（3D）成本模型 220 10.4 係統級三維IC設計探索 223 10.4.1 評估TSV對芯片麵積的影響 223 10.4.2 三維（3D）IC中減少金屬層的潛力 223 10.4.3 鍵閤工藝:D2W或W2W 224 10.4.4 成本與三維層數 225 10.4.5 異構堆疊 226 10.5 成本驅動型的三維設計流程 227 10.5.1 案例分析:兩層OpenSPARC T1三維處理器 229 10.6 交互對稱設計的三維掩膜版的重復使用 230 10.7 結論 231 參考文獻 231

作者介紹

本書的作者都是3D集成電路研究領域的專傢，Yuan Xie教授就職加利福尼亞大學聖巴巴拉分校（University of California at Santa Barbara）。由於他在3D集成電路架構和設計自動化上的突擊貢獻, 在2015年獲選美國電氣與電子工程師協會會士。Jason Cong教授現為加利福尼亞大學洛杉磯分校計算機係教授，係主任，北京大學客座教授。他於2001年獲選美國電氣與電子工程師協會會士。Sachin Sapatnekar教授在明尼蘇達大學就職，曾任IEEE transaction of CAD主編，美國電氣與電子工程師協會會士。

文摘

序言