正版現貨 電子封裝技術叢書--三維電子封裝的矽通孔技術 下載 mobi epub pdf 電子書 2024

基本信息

書名：電子封裝技術叢書--三維電子封裝的矽通孔技術

：148.00元

作者：劉漢誠 ,秦飛,曹立強

齣版社：化學工業齣版社

齣版日期：2014-07-01

ISBN：9787122198976

字數：

頁碼：

版次：1

裝幀：平裝

開本：16開

商品重量：0.4kg

編輯推薦

矽通孔（TSV）技術是目前半導體製造業中*為先進的一項顛覆性技術，是三維矽（3D Si）集成技術和三維芯片（3D IC）集成技術的核心和關鍵。TSV技術具有更好的電性能、更低的功耗、更寬的帶寬、更高的密度、更小的外形尺寸、更小的重量等優勢。 《三維電子封裝的矽通孔技術》是美國知名專傢John Lau博士關於TSV關鍵技術的**力作，國內**本詳細介紹TSV關鍵技術的專著。John Lau博士在微電子行業擁有超過36年的研發經驗。 本書原版一經齣版就受到國際學者的關注。中譯本由中國電子學會電子製造與封裝技術分會邀請國內從事TSV相關技術的知名專傢翻譯並審校，集中體現瞭國際上**的研究成果。 《三維電子封裝的矽通孔技術》不僅詳細介紹瞭製作TSV所需的6個關鍵工藝，同時還對三維集成的關鍵技術——薄晶圓的強度測量和拿持、晶圓微凸點製作、組裝技術以及電遷移問題，以及熱管理等進行瞭詳細討論。*後作者還給齣瞭具備量産潛力的三維封裝技術以及TSV技術的未來發展趨勢。 《三維電子封裝的矽通孔技術》對3D集成這個極具吸引力的領域給齣瞭一個全麵及時的總結，適閤3D集成技術研究與開發的專業人員、尋求3D集成問題解決方案的人員、從事互連係統低功耗寬帶寬設計人員以及高良率製造工藝開發人員閱讀。“電子封裝技術叢書”目前已齣版如下4個分冊，推薦您同時關注：電子封裝工藝設備； 電子封裝技術與可靠性； 三維電子封裝的矽通孔技術； 係統級封裝導論：整體係統微型化

內容提要

　　本書係統討論瞭用於電子、光電子和微機電係統（MEMS）器件的三維集成矽通孔（TSV）技術的新進展和可能的演變趨勢，詳盡討論瞭三維集成關鍵技術中存在的主要工藝問題和潛在解決方案。首先介紹瞭半導體工業中的納米技術和三維集成技術的起源和演變曆史，然後重點討論TSV製程技術、晶圓減薄與薄晶圓在封裝組裝過程中的拿持技術、三維堆疊的微凸點製作與組裝技術、芯片與芯片鍵閤技術、芯片與晶圓鍵閤技術、晶圓與晶圓鍵閤技術、三維器件集成的熱管理技術以及三維集成中的可靠性問題等，後討論瞭具備量産潛力的三維封裝技術以及TSV技術的未來發展趨勢。

　　本書適閤從事電子、光電子、MEMS等器件三維集成的工程師、科研人員和技術管理人員閱讀，也可以作為相關專業大學高年級本科生和研究生教材和參考書。

目錄

第1章半導體工業中的納米技術和3D集成技術
　1.1引言
　1.2納米技術
　　1.2.1納米技術的起源
　　1.2.2納米技術的重要裏程碑
　　1.2.3石墨烯與電子工業
　　1.2.4納米技術展望
　　1.2.5摩爾定律：電子工業中的納米技術
　　1.33D集成技術
　1.3.1TSV技術
　　1.3.D集成技術的起源
　1.43D Si集成技術展望與挑戰
　1.4.D Si集成技術
　　1.4.D Si集成鍵閤組裝技術
　　1.4.33D Si集成技術麵臨的挑戰
　　1.4.43D Si集成技術展望
　　1.53D IC集成技術的潛在應用與挑戰
　1.5.D IC集成技術的定義
　　1.5.2移動電子産品的未來需求
　　1.5.3帶寬和寬I/O的定義
　　1.5.4存儲帶寬
　　1.5.5存儲芯片堆疊
　　1.5.6寬I/O存儲器
　　1.5.7寬I/O動態隨機存儲器（DRAM）
　　1.5.8寬I/O接口
　　1.5.92.5D與3D IC集成（無源與有源轉接闆）技術
　1.62.5D IC集成（轉接闆）技術的新進展
　　1.6.1用作中間基闆的轉接闆
　　1.6.2用於釋放應力的轉接闆
　　1.6.3用作載闆的轉接闆
　　1.6.4用於熱管理的轉接闆
　1.73D IC集成無源TSV轉接闆技術的新趨勢
　　1.7.1雙麵貼裝空腔式轉接闆技術
　　1.7.2有機基闆開孔式轉接闆技術
　　1.7.3設計舉例
　　1.7.4帶散熱塊的有機基闆開孔式轉接闆技術
　　1.7.5超低成本轉接闆
　　1.7.6用於熱管理的轉接闆技術
　　1.7.7用於LED和SiP封裝的帶埋入式微流體通道的轉接闆技術
　1.8埋入式3D IC集成技術
　　1.8.1帶應力釋放間隙的半埋入式轉接闆
　　1.8.2用於光電子互連的埋入式3D 混閤IC集成技術
　1.9總結與建議
　　1.參考文獻
第2章TSV技術
　2.1引言
　2.2TSV的發明
　2.3采用TSV技術的量産産品
　2.4TSV孔的製作
　 2.4.1DRIE與激光打孔
　2.4.2製作錐形孔的DRIE工藝
　　2.4.3製作直孔的DRIE工藝
　2.5絕緣層製作
　　2.5.1熱氧化法製作錐形孔絕緣層
　　2.5.2PECVD法製作錐形孔絕緣層
　　2.5.3PECVD法製作直孔絕緣層的實驗設計
　　2.5.4實驗設計結果
　　2.5.5總結與建議
　2.6阻擋層與種子層製作
　　2.6.1錐形TSV孔的Ti阻擋層與Cu種子層
　　2.6.2直TSV孔的Ta阻擋層與Cu種子層
　　2.6.3直TSV孔的Ta阻擋層沉積實驗與結果
　　2.6.4直TSV孔的Cu種子層沉積實驗與結果
　2.6.5總結與建議
　2.7TSV電鍍Cu填充
　　2.7.1電鍍Cu填充錐形TSV孔
　　2.7.2電鍍Cu填充直TSV孔
　　2.7.3直TSV盲孔的漏電測試
　　2.7.4總結與建議
　2.8殘留電鍍Cu的化學機械拋光（CMP）
　　2.8.1錐形TSV的化學機械拋光
　　2.8.2直TSV的化學機械拋光
　　2.8.3總結與建議
　2.9TSV Cu外露
　　2.9.1CMP濕法工藝
　　2.9.2乾法刻蝕工藝
　　2.9.3總結與建議
　2.10FEOL與BEOL
　2.11TSV工藝
　　2.11.1鍵閤前製孔工藝
　　2.11.2鍵閤後製孔工藝
　　2.11.3先孔工藝
　　2.11.4中孔工藝
　　2.11.5正麵後孔工藝
　　2.11.6背麵後孔工藝
　　2.11.7無源轉接闆
　　2.11.8總結與建議
　2.12參考文獻
第3章TSV的力學、熱學與電學行為
　3.1引言
　3.2SiP封裝中TSV的力學行為
　　3.2.1有源/無源轉接闆中TSV的力學行為
　　3.2.2可靠性設計（DFR）結果
　　3.2.3含RDL層的TSV
　　3.2.4總結與建議
　3.3存儲芯片堆疊中TSV的力學行為
　　3.3.1模型與方法
　　3.3.2TSV的非綫性熱應力分析
　　3.3.3修正的虛擬裂紋閉閤技術
　　3.3.4TSV界麵裂紋的能量釋放率
　　3.3.5TSV界麵裂紋能量釋放率的參數研究
　　3.3.6總結與建議
　3.4TSV的熱學行為
　　3.4.1TSV芯片/轉接闆的等效熱導率
　　3.4.2TSV節距對TSV芯片/轉接闆等效熱導率的影響
　　3.4.3TSV填充材料對TSV芯片/轉接闆等效熱導率的影響
　　3.4.4TSV Cu填充率對TSV芯片/轉接闆等效熱導率的影響
　　3.4.5更的計算模型
　　3.4.6總結與建議
　3.5TSV的電學性能
　　3.5.1電學結構
　　3.5.2模型與方程
　　3.5.3總結與建議
　3.6盲孔TSV的電測試
　　3.6.1測試目的
　　3.6.2測試原理與儀器
　　3.6.3測試方法與結果
　　3.6.4盲孔TSV電測試指引
　　3.6.5總結與建議
　3.7參考文獻
第4章薄晶圓的強度測量
　4.1引言
　4.2用於薄晶圓強度測量的壓阻應力傳感器
　　4.2.1壓阻應力傳感器及其應用
　　4.2.2壓阻應力傳感器的設計與製作
　　4.2.3壓阻應力傳感器的校準
　　4.2.4背麵磨削後晶圓的應力
　　4.2.5切割膠帶上晶圓的應力
　　4.2.6總結與建議
　4.3晶圓背麵磨削對Culowk芯片力學行為的影響
　　4.3.1實驗方法
　　4.3.2實驗過程
　　4.3.3結果與討論
　　4.3.4總結與建議
　4.4參考文獻
第5章薄晶圓拿持技術
　5.1引言
　5.2晶圓減薄與薄晶圓拿持
　5.3黏閤是關鍵
　5.4薄晶圓拿持問題與可能的解決方案
　 5.4.200mm薄晶圓的拿持
　 5.4.200mm薄晶圓的拿持
　5.5切割膠帶對含Cu/Au焊盤薄晶圓拿持的影響
　5.6切割膠帶對含有CuNiAu凸點下金屬(UBM)薄晶圓拿持的影響
　5.7切割膠帶對含RDL和焊锡凸點TSV轉接闆薄晶圓拿持的影響
　5.8薄晶圓拿持的材料與設備
　5.9薄晶圓拿持的黏閤劑和工藝指引
　　5.9.1黏閤劑的選擇
　　5.9.2薄晶圓拿持的工藝指引
　5.10總結與建議
　5.11M公司的晶圓支撐係統
　　5.12EVG公司的臨時鍵閤與解鍵閤係統
　　5.12.1臨時鍵閤
　　5.12.2解鍵閤
　5.13無載體的薄晶圓拿持技術
　　5.13.1基本思路
　　5.13.2設計與工藝
　　5.13.3總結與建議
　5.14參考文獻
第6章微凸點製作、組裝與可靠性
　6.1引言
　A部分：晶圓微凸點製作工藝
　6.2內容概述
　6.3普通焊锡凸點製作的電鍍方法
　6.43D IC集成SiP的組裝工藝
　6.5晶圓微凸點製作的電鍍方法
　 6.5.1測試模型
　　6.5.2采用共形Cu電鍍和Sn電鍍製作晶圓微凸點
　　6.5.3采用非共形Cu電鍍和Sn電鍍製作晶圓微凸點
　6.6製作晶圓微凸點的電鍍工藝參數
　6.7總結與建議
　B部分：超細節距晶圓微凸點的製作、組裝與可靠性評估
　6.8細節距無鉛焊锡微凸點
　　6.8.1測試模型
　　6.8.2微凸點製作
　　6.8.3微凸點錶徵
　6.9C2C互連細節距無鉛焊锡微凸點的組裝
　　6.9.1組裝方法、錶徵方法與可靠性評估方法
　　6.9.2C2C自然迴流焊組裝工藝
　　6.9.3C2C自然迴流焊組裝工藝效果的錶徵
　　6.9.4C2C熱壓鍵閤(TCB)組裝工藝
　　6.9.5C2C熱壓鍵閤(TCB)組裝工藝效果的錶徵
　　6.9.6組裝可靠性評估
　6.10超細節距晶圓無鉛焊锡微凸點的製作
　　6.10.1測試模型
　　6.10.2微凸點製作
　　6.10.3超細節距微凸點的錶徵
　6.11總結與建議
　6.12參考文獻
第7章微凸點的電遷移
　7.1引言
　7.2大節距大體積微焊锡接點
　　7.2.1測試模型與測試方法
　　7.2.2測試步驟
　　7.2.3測試前試樣的微結構
　　7.2.40℃、低電流密度條件下測試後的試樣
　　7.2.50℃、高電流密度條件下測試後的試樣
　　7.2.6焊锡接點的失效機理
　　7.2.7總結與建議
　7.3小節距小體積微焊锡接點
　　7.3.1測試模型與方法
　　7.3.2結果與討論
　　7.3.3總結與建議
　7.4參考文獻
第8章芯片到芯片、芯片到晶圓、晶圓到晶圓鍵閤
　8.1引言
　8.2低溫焊料鍵閤基本原理
　8.3低溫C2C鍵閤［(SiO2/Si3N4/Ti/Cu)到
　　(SiO2/Si3N4/Ti/Cu/In/Sn/Au)］
　　8.3.1測試模型
　　8.3.2拉力測試結果
　　8.3.3X射綫衍射與透射電鏡觀察結果
　8.4低溫C2C鍵閤［(SiO2/Ti/Cu/Au/Sn/In/Sn/Au)到
　　(SiO2/Ti/Cu/Sn/In/Sn/Au)］
　　8.4.1測試模型
　　8.4.2測試結果評估
　8.5低溫C2W鍵閤［(SiO2/Ti/Au/Sn/In/Au)到(SiO2/Ti/Au)］
　　8.5.1焊料設計
　　8.5.2測試模型
　　8.5.3用於3D IC芯片堆疊的InSnAu低溫鍵閤
　　8.5.4InSnAu IMC層的SEM、TEM、XDR、DSC分析
　　8.5.5InSnAu IMC層的彈性模量和硬度
　　8.5.6三次迴流後的InSnAu IMC層
　　8.5.7InSnAu IMC層的剪切強度
　　8.5.8InSnAu IMC層的電阻
　　8.5.9InSnAu IMC層的熱穩定性
　　8.5.總結與建議
　8.6低溫W2W鍵閤［TiCuTiAu到TiCuTiAuSnInSnInAu］
　　8.6.1測試模型
　　8.6.2測試模型製作
　　8.6.3低溫W2W鍵閤
　　8.6.4CSAM檢測
　　8.6.5微結構的SEM/EDX/FIB/TEM分析
　　8.6.6氦泄漏率測試與結果
　　8.6.7可靠性測試與結果
　　8.6.8總結與建議
　8.7參考文獻
第9章3D IC集成的熱管理
　9.1引言
　9.2TSV轉接闆對3D SiP封裝熱性能的影響
　　9.2.1封裝的幾何參數與材料的熱性能參數
　　9.2.2TSV轉接闆對封裝熱阻的影響
　　9.2.3芯片功率的影響
　　9.2.4TSV轉接闆尺寸的影響
　　9.2.5TSV轉接闆厚度的影響
　　9.2.6芯片尺寸的影響
　9.33D存儲芯片堆疊封裝的熱性能
　　9.3.1均勻熱源3D堆疊TSV芯片的熱性能
　　9.3.2非均勻熱源3D堆疊TSV芯片的熱性能
　　9.3.3各帶一個熱源的兩個TSV芯片
　　9.3.4各帶兩個熱源的兩個TSV芯片
　　9.3.5交錯熱源作用下的兩個TSV芯片
　9.4TSV芯片厚度對熱點溫度的影響
　9.5總結與建議
　9.63D SiP封裝的TSV和微通道熱管理係統
　　9.6.1測試模型
　　9.6.2測試模型製作
　　9.6.3晶圓到晶圓鍵閤
　　9.6.4熱性能與電性能
　　9.6.5品質與可靠性
　　9.6.6總結與建議
　9.7參考文獻
第10章3D IC封裝
　10.1引言
　10.2TSV技術與引綫鍵閤技術的成本比較
　10.3Culowk芯片堆疊的引綫鍵閤
　　10.3.1測試模型
　　10.3.2Culowk焊盤上的應力
　　10.3.3組裝與工藝
　　10.3.4總結與建議
　10.4芯片到芯片的麵對麵堆疊
　　10.4.1用於3D IC封裝的AuSn互連
　　10.4.2測試模型
　　10.4.3C2W組裝
　　10.4.4C2W實驗設計
　 10.4.5可靠性測試與結果
　10.4.6用於3D IC封裝的SnAg互連
　10.4.7總結與建議5
　10.5用於低成本、高性能與高密度SiP封裝的麵對麵互連
　　10.5.1用於超細節距Culowk芯片的Cu柱互連技術
　　10.5.2可靠性評估
　　10.5.3一些新的設計
　10.6埋入式晶圓級封裝（eWLP）到芯片的互連
　　10.6.D eWLP與再布綫芯

　　……
第11章3D集成的發展趨勢

作者介紹

文摘

序言