具體描述
9787115480521 9787115364692
手把手教你設計CPU——RISC-V處理器篇
內容簡介本書是一本介紹通用CPU設計的入門書，以通俗的語言介紹瞭CPU和RISC-V架構，力求為讀者揭開CPU設計的神秘麵紗，打開計算機體係結構的大門。
本書共分為四部分。一部分是CPU與RISC-V的綜述，幫助初學者對CPU和RISC-V快速地建立起認識。二部分講解如何使用Verilog設計CPU，使讀者掌握處理器核的設計精髓。三部分主要介紹
蜂鳥E203配套的SoC和軟件平颱，使讀者實現蜂鳥E203 RISC-V處理器在FPGA原型平颱上的運行。四部分是附錄，介紹瞭RISC-V指令集架構，輔以作者加入的背景知識解讀和注解，以便於讀者理
解。
本書不僅適閤CPU或芯片設計相關從業者閱讀使用，也適閤作為大中專院校相關師生學習RISC-V處理器設計（使用Verilog語言）和CPU設計的指導用書。
目錄一部分 CPU與RISC-V綜述
1章 一文讀懂CPU之三生三世 2
1.1 眼看他起高樓，眼看他宴賓客，眼看他樓塌瞭——CPU眾生相 3
1.1.1 ISA——CPU的靈魂 4
1.1.2 CISC與RISC 5
1.1.3 32位與64位架構 6
1.1.4 ISA眾生相 6
1.1.5 CPU的領域之分 10
1.2 ISA請扛起這口鍋——為什麼國産CPU尚未足夠成功 12
1.2.1 MIPS係——龍芯和君正 12
1.2.2 x86係——北大眾誌、兆芯和海光 13
1.2.3 Power係——中晟宏芯 13
1.2.4 Alpha係——申威 14
1.2.5 ARM係——飛騰、華為海思、展訊和華芯通 14
1.2.6 背鍋俠ISA 15
1.3 人生已是如此艱難，你又何必拆穿——CPU從業者的無奈 17
1.4 *敵是多麼寂寞——ARM統治著的世界 18
1.4.1 獨樂樂與眾樂樂——ARM公司的盈利模式 18
1.4.2 小個子有大力量——無處不在的Cortex-M係列 21
1.4.3 移動*者——Cortex-A係列在手持設備領域的巨大成功 23
1.4.4 進擊的巨人——ARM進軍PC與服務器領域的雄心 25
1.5 東邊日齣西邊雨，道是無晴卻有晴——RISC-V登場 25
1.6 原來你是這樣的“薯片”——ARM的計劃 28
1.7 舊時王謝堂前燕，飛入尋常百姓傢——你也可以設計自己的處理器 28
2章 大道至簡——RISC-V架構之魂 29
2.1 簡單就是美——RISC-V架構的設計哲學 30
2.1.1 無病一身輕——架構的篇幅 30
2.1.2 能屈能伸——模塊化的指令集 32
2.1.3 濃縮的都是精華——指令的數量 32
2.2 RISC-V指令集架構簡介 33
2.2.1 模塊化的指令子集 33
2.2.2 可配置的通用寄存器組 34
2.2.3 規整的指令編碼 34
2.2.4 簡潔的存儲器訪問指令 34
2.2.5 *效的分支跳轉指令 35
2.2.6 簡潔的子程序調用 36
2.2.7 無條件碼執行 37
2.2.8 無分支槽 37
2.2.9 零開銷硬件循環 38
2.2.10 簡潔的運算指令 38
2.2.11 優雅的壓縮指令子集 39
2.2.12 特權模式 40
2.2.13 CSR寄存器 40
2.2.14 中斷和異常 40
2.2.15 矢量指令子集 40
2.2.16 自定製指令擴展 41
2.2.17 總結與比較 41
2.3 RISC-V軟件工具鏈 42
2.4 RISC-V和其他開放架構有何不同 44
2.4.1 平民英雄——OpenRISC 44
2.4.2 豪門顯貴——SPARC 44
2.4.3 名校優生——RISC-V 45
3章 亂花漸欲迷人眼——盤點RISC-V商業版本與開源版本 46
3.1 各商業版本與開源版本綜述 47
3.1.1 Rocket Core（開源） 47
3.1.2 BOOM Core（開源） 49
3.1.3 Freedom SoC（開源） 50
3.1.4 LowRISC SoC（開源） 50
3.1.5 PULPino Core and SoC（開源） 50
3.1.6 PicoRV32 Core（開源） 51
3.1.7 SCR1 Core（開源） 51
3.1.8 ORCA Core（開源） 51
3.1.9 Andes Core（商業IP） 52
3.1.10 Microsemi Core（商業IP） 52
3.1.11 Codasip Core（商業IP） 53
3.1.12 蜂鳥E200 Core與SoC（開源） 53
3.2 總結 53
4章 開源RISC-V——蜂鳥E200係列低功耗Core與SoC 54
4.1 與眾不同的蜂鳥E200處理器 55
4.2 蜂鳥E200簡介——蜂鳥雖小，五髒俱全 56
4.3 蜂鳥E200型號係列 57
4.4 蜂鳥E200性能指標 58
4.5 蜂鳥E200配套SoC 59
4.6 蜂鳥E200配置選項 60
二部分 手把手教你使用Verilog設計CPU
5章 先見森林，後觀樹木——蜂鳥E200設計總覽和頂層介紹 65
5.1 處理器硬件設計概述 66
5.1.1 架構和微架構 66
5.1.2 CPU、處理器、Core和處理器核 66
5.1.3 處理器設計和驗證的特點 66
5.2 蜂鳥E200處理器核設計哲學 67
5.3 蜂鳥E200處理器核RTL代碼風格介紹 68
5.3.1 使用標準DFF模塊例化生成寄存器 68
5.3.2 使用assign語法替代if-else和case語法 70
5.3.3 其他若乾注意事項 71
5.3.4 小結 72
5.4 蜂鳥E200模塊層次劃分 72
5.5 蜂鳥E200處理器核源代碼 73
5.6 蜂鳥E200處理器核配置選項 73
5.7 蜂鳥E200處理器核支持的RISC-V指令子集 74
5.8 蜂鳥E200處理器流水綫結構 74
5.9 蜂鳥E200處理器核頂層接口介紹 74
5.10 總結 77
6章 流水綫不是流水賬——蜂鳥E200流水綫介紹 78
6.1 處理器流水綫概述 79
6.1.1 從經典的五級流水綫說起 79
6.1.2 可否不要流水綫——流水綫和狀態機的關係 81
6.1.3 深處種菱淺種稻，不深不淺種荷花——流水綫的深度 81
6.1.4 嚮上生長——越來越深的流水綫 82
6.1.5 嚮下生長——越來越淺的流水綫 83
6.1.6 總結 83
6.2 處理器流水綫中的亂序 83
6.3 處理器流水綫中的反壓 84
6.4 處理器流水綫中的衝突 84
6.4.1 流水綫中的資源衝突 84
6.4.2 流水綫中的數據衝突 85
6.5 蜂鳥E200處理器的流水綫 86
6.5.1 流水綫總體結構 86
6.5.2 流水綫中的衝突 87
6.6 總結 87
7章 萬事開頭難嗎—— *切從取指令開始 88
7.1 取指概述 89
7.1.1 取指特點 89
7.1.2 如何快速取指 90
7.1.3 如何處理非對齊指令 91
7.1.4 如何處理分支指令 92
7.2 RISC-V架構特點對於取指的簡化 97
7.2.1 規整的指令編碼格式 97
7.2.2 指令長度指示碼放於低位 97
7.2.3 簡單的分支跳轉指令 98
7.2.4 沒有分支槽指令 100
7.2.5 提供明確的靜態分支預測依據 100
7.2.6 提供明確的RAS依據 101
7.3 蜂鳥E200處理器的取指實現 101
7.3.1 IFU總體設計思路 102
7.3.2 Mini-Decode 103
7.3.3 Simple-BPU分支預測 105
7.3.4 PC生成 109
7.3.5 訪問ITCM和BIU 111
7.3.6 ITCM 115
7.3.7 BIU 116
7.4 總結 116
8章 一鼓作氣，執行力是關鍵——執行 117
8.1 執行概述 118
8.1.1 指令譯碼 118
8.1.2 指令執行 118
8.1.3 流水綫的衝突 119
8.1.4 指令的交付 119
8.1.5 指令發射、派遣、執行、寫迴的順序 119
8.1.6 分支解析 121
8.1.7 小結 121
8.2 RISC-V架構特點對於執行的簡化 121
8.2.1 規整的指令編碼格式 122
8.2.2 優雅的16位指令 122
8.2.3 精簡的指令個數 122
8.2.4 整數指令都是兩操作數 122
8.3 蜂鳥E200處理器的執行實現 123
8.3.1 執行指令列錶 123
8.3.2 EXU總體設計思路 123
8.3.3 譯碼 124
8.3.4 整數通用寄存器組 130
8.3.5 CSR寄存器 133
8.3.6 指令發射派遣 134
8.3.7 流水綫衝突、長指令和OITF 139
8.3.8 ALU 145
8.3.9 高性能乘除法 157
8.3.10 浮點單元 158
8.3.11 交付 159
8.3.12 寫迴 159
8.3.13 協處理器擴展 160
8.3.14 小結 160
9章 善始者實繁，剋終者蓋寡——交付 161
9.1 處理器交付、取消、衝刷 162
9.1.1 處理器交付、取消、衝刷簡介 162
9.1.2 處理器交付常見實現策略 163
9.2 RISC-V架構特點對於交付的簡化 164
9.3 蜂鳥E200處理器交付硬件實現 164
9.3.1 分支預測指令的處理 165
9.3.2 中斷和異常的處理 168
9.3.3 多周期執行指令的交付 169
9.3.4 小結 169
10章 讓飛一會兒——寫迴 170
10.1 處理器的寫迴 171
10.1.1 處理器寫迴功能簡介 171
10.1.2 處理器寫迴常見策略 171
10.2 蜂鳥E200處理器的寫迴硬件實現 171
10.2.1 *終寫迴仲裁 172
10.2.2 OITF和長指令寫迴仲裁 174
10.2.3 小結 177
11章 哈弗還是比亞迪——存儲器架構 178
11.1 存儲器架構概述 179
11.1.1 誰說處理器*定要有緩存 179
11.1.2 處理器*定要有存儲器 180
11.1.3 ITCM和DTCM 182
11.2 RISC-V架構特點對於存儲器訪問指令的簡化 183
11.2.1 僅支持小端格式 183
11.2.2 無地址自增自減模式 183
11.2.3 無“一次讀多個數據”和“一次寫多個數據”指令 183
11.3 RISC-V架構的存儲器相關指令 184
11.3.1 Load和Store指令 184
11.3.2 Fence指令 184
11.3.3 “A”擴展指令 184
11.4 蜂鳥E200處理器存儲
自己設計製作CPU與單片機
內容簡介
《自己設計製作CPU與單片機》是一本為有誌於計算機CPU設計的人員所寫的書，不論你是狂熱的友，還是精明的計算機工作者。
《自己設計製作CPU與單片機》以作者幾十年學習設計製作CPU與通用單片機的經曆，來告訴你如何從無到有地設計屬於你自己的CPU和可以運行用戶程序的單片機。書中以作者的十幾個CPU設計工程為主綫，展示瞭精簡指令RISC和復雜指令CISC計算機CPU的設計方法。既有硬件編程，又有原理圖設計，適閤軟硬件人員學習計算機核心技術之用。
《自己設計製作CPU與單片機通過實例告訴讀者，如何創造性地進行計算機産品CPU的立意和設計，介紹瞭人機交互和操作內核的設計方法。這是一本對要全麵掌握計算機技術的人員而言必讀的CPU設計製作之書。
目錄
前 言
上篇 CPU設計製作入門
第１章 自己就能設計製造CPU
1.1 自己設計製作CPU有啥意義
1.2 我設計製作CPU的經曆
1.3 電子電路設計製作的新變化
1.4 自己設計CPU的條件
1.5 創新CPU設計的意義
第2章 進入硬件設計的天地
2.1 搭建自己的製造工廠
2.2 設計製造CPU需要熱身
2.3 硬件設計語言Verilog HDL
2.4 Verilog HDL語句和模塊
2.5 Verilog HDL其他常用語句
第3章 自己創造CPU的方法
3.1 深刻理解CPU的結構
3.2 自創CPU的一般步驟
3.3 如何設計自己的指令
3.4 指令分析的一般性總結
3.5 讓CPU運行程序
第4章 一個簡單CPU的設計
4.1 創建一個CPU設計工程
4.2 剖析這個CPU設計程序
4.3 CPU行為的描述方法
4.4 如何讓CPU運行軟件程序
4.5 CPU設計工程小結
第5章 自製通用CPU與單片機
5.1 實體結構與器件應用
5.2 通用CPU指令設計
5.3 用匯編程序檢驗CPU設計
5.4 外設與CPU接口設計
5.5 設備驅動程序設計
5.6 時鍾設計
5.7 開發闆連接程序設計
5.8 FPGA引腳連接
5.9 操作內核設計
5.10 燒製CPU製作單片機
第6章 流水綫CPU設計
6.1 流水綫結構
6.2 個流水綫CPU
6.3 循環流水綫CPU
第7章 非透明流水綫通用單片機
7.1 三級流水綫計算機設計思想
7.2 重編指令
7.3 流水綫通用CPU設計
7.4 流水綫操作內核設計
第8章 流水綫編程的透明設計
8.1 分支指令透明化
8.2 其他指令透明化
8.3 緩衝區連接
8.4 開發闆的連接
8.5 燒製運行與測試
中篇 深入CPU設計
第9章 信息與信息處理
9.1 信息與媒體
9.2 信息處理與數據
第10章 機器錶示數和運算
10.1 限位記數
10.2 解決正負數運算的對稱製
10.3 對稱製加法的溢齣
10.4 信息的二進製錶示
第11章 邏輯代數是CPU的基石
11.1 邏輯代數的概念
11.2 邏輯代數的基本運算規則
第12章 的邏輯電路
12.1 二極管和三極管
12.2 依據錶達式作電路
12.3 真值錶與邏輯函數
第13章 元器件與綫路設計原理
13.1 RS觸發器
13.2 D型觸發器
13.3 通斷控製開關電路
13.4 帶預置清除端的邊沿觸發器
13.5 綫路數據傳輸
13.6 寄存器原理
13.7 譯碼器和多路選擇器
第14章 CPU的器件設計
14.1 原理圖設計方法
14.2 加減法運算器設計
14.3 分段加減法運算器設計
14.4 通用計數器
14.5 標誌綫的設計
14.6 移位寄存器設計
14.7 乘法運算器的設計
14.8 通用乘法運算器設計
14.9 除法運算器設計
14.10 譯碼器的設計
14.11 浮點加減法運算器設計
14.12 節拍器的設計
14.13 存儲器設計
14.14 總綫結構設計
第15章 X86型CPU及單片機設計
15.1 PMC硬件構成
15.2 CPU的邏輯結構
15.3 指令設計
15.4 控製矩陣
15.5 控製矩陣生成器
15.6 控製矩陣生成器的使用
15.7 PMC110總綫結構
15.8 CPU頂層總綫結構
15.9 輸入緩衝接口設計
15.10 PMC110CPU與外設連接
15.11 PMC110操作核心設計
15.12 PMC110 頂層與引腳
第16章 帶LCD的通用單片機
16.1 FM12864J液晶屏
16.2 FM12864J邏輯結構與控製
16.3 LCD讀寫控製
16.4 LCD幀控製程序
16.5 字庫設計程序
16.6 時鍾和送顯信號設計
16.7 內外總綫連接
16.8 開發闆連接程序
16.9 EP1C12Q240增加引腳連接
16.10 帶LCD單片機頂層文件
16.11 帶LCD單片機運行測試
第17章 動態CPU的思想方法
17.1 曆史背景
17.2 並行計算機衝突概述
17.3 PU-MU-CHL並行結構——計算機核心重組
17.4 PU與MU連接控製
17.5 動態計算機的整機結構
第18章 動態CPU設計實例
18.1 PMC362CPU邏輯結構
18.2 PMC362CPU結構設計
18.3 PU設計
18.4 PU-MU指令
18.5 MU設計
18.6 CHL設計
18.7 頂層結構
18.8 設備連接優先級設計
18.9 主要部件和特色
18.10 測試程序設計
18.11 PMC362程序並行執行仿真
18.12 下載到開發闆上運行檢驗
第19章 PMC計算機應用
19.1 PMC110匯編語言設計工具
19.2 程序輸入裝填與執行
19.3 復位與復雜操作
19.4 需要知道的限製
第20章 匯編語言程序設計
20.1 匯編程序的基本結構
20.2 指令的分類
20.3 程序設計
20.4 宏指令
20.5 匯編程序編譯方法
20.6 典型問題求解
20.7 虛擬存儲器結構設計
下篇 自己製作單片機
第21章 自製單片機器件與環境
21.1 自製計算機整體結構
21.2 PMC計算機的供電
21.3 輸入設備
21.4 顯示輸齣設備
21.5 PCB印刷電路闆
21.6 個人設計製作計算機所需的工作環境
第22章 PMC110計算機電路設計
22.1 計算機輔助設計軟件PADS
22.2 基本型PMC電路的原理圖設計
22.3 PMC110計算機PCB設計
22.4 器件PCB封裝設計
第23章 計算機組裝與下載
23.1 PCB檢測
23.2 器件焊接
23.3 上電檢測和斷電修正
附錄
用戶評價
評分
評分
評分
評分
評分
評分
評分
評分
相關圖書
本站所有內容均為互聯網搜尋引擎提供的公開搜索信息，本站不存儲任何數據與內容，任何內容與數據均與本站無關，如有需要請聯繫相關搜索引擎包括但不限於百度，google,bing,sogou 等
© 2025 book.qciss.net All Rights Reserved. 圖書大百科 版權所有